Q&A

Q&A 게시판은 현재 아카이브 용도로만 유지되고 있으며 새로운 질문은 받지 않습니다. 질문사항이 있을 경우 seolhye.eedf@snu.ac.kr로 교수님께 이메일을 보내주시기 바랍니다.

The Q&A board is now kept as an archive only and no longer accepts new questions. If you have any questions, please email Prof. Seolhye Park at seolhye.eedf@snu.ac.kr.

Etch

RIE 장비 사용 중 dc-bias의 감소 [Self bias]

작성자
오브리야
작성일
2022-03-24
조회
3509

안녕하십니까, 반도체분야에서 공부하고 있는 비전공자 학생입니다. 

 

최근 RIE 장비로 Etching test를 진행 중 궁금한것이 생겨서 질문드립니다.

RIE 장비에서 Etching rate에 크게 기여하는 부분이 dc-bias라고 알고 있습니다. 

가스 유량, 압력, 그리고 power 심지어 reflected power 마저도 동일한데 dc-bias만 대략 70V나오던 것이 50V로 줄어드는 현상이 있었습니다. 혹시 이러한 간간히 일어나는 건가 싶어 질문남겨드립니다.

 

감사합니다.

전체 1
  • 2022-04-17 09:41
    DC 바이어서 혹은 Self Bias 주제어로 검색해 보시기를 추천드립니다. Self bias는 타킷이 가진 capacitor 성질에 따라서

    표면에 플라즈마 전자들의 하전량에 의해 결정되게 됩니다. 여기서 cap 성질이라면 타킷의 양면, 즉 전력이 인가되는 chuck 표면의 전위와

    타킷과 사이의 간극이 갖는 축전용량과 타킷 물질의 축전용량으로 크게 구성이 될 것 같습니다.

    따라서 wafer chucking 에서 큰 변화가 없고 bias 전압이 바뀌고 있다면 chucking 특성의 변화, 즉 wafer 간극의 변화에 의해 cap이 바뀐

    상태가 아닌가 의심이 됩니다.

    만일 간간이 이런일이 일어난다면 chucking 상태를 감시해 보는 것도 방법일 것 같고, 또는 chucking이 잘 되고 있는지의 판단 자료로서

    활용도 가능할 것 같습니다.

목록보기